在微电子产品封装领域，采用化学镍金或化学镍钯金工艺技术在半导体晶圆I/O金属铝或铜焊盘上沉积一层具有可焊性的镍金或镍钯金作为凸点封装中的UBM(under)层或传统WB()技术中的OPM(over pad)层，已有很多研究和应用。
半导体晶圆上化学镍金/镍钯金UBM的生产有其特殊性：1）I/O电极材料多为铝合金，为难镀基板，且不同晶圆厂、不同生产制程所采用的铝合金有所不同。1）I/O电极层成分及品质差异很大。2）I/O电极金属层非常薄，对于多数IC产品而言约为1um。3）I/O电极金属焊盘面积差异很大，在部分产品中差异非常大。4）由于器件的用途及功能不同，其内部电路设计差异很大，部分器件在特定的I/O电极上呈现不同的电位。对工艺技术的了解不足及控制难度高，会导致批量问题，造成很大损失。随着对此工艺认识的深入，药液系统及设备有了很大的改进，此工艺技术在半导体晶圆上的应用正在逐步扩大。 对于部分产品，该工艺已展现出较好的优势，如功率器件、IGBT等，并在行业内已实现规模化生产应用。相较于其他工艺，化学镍金/镍钯金工艺在品质、成本上的优势十分明显，预计其应用范围的深度和广度将得到进一步拓展。
在量产应用中，该工艺技术既显示了其优越性，也暴露出了一些相应的问题和缺陷。晶圆化学镀是一个复杂的反应体系，导致产品问题和缺陷的因素很多，但大致可分为两大类：一类：晶圆产品本身结构功能引起的缺陷，化学镀工艺控制不够引起的缺陷。在产品设计和工程评估阶段，必须对来料晶圆产品2的结构、功能、成分、形貌等因素进行评估。需要根据来料输入的信息对化学镀的结果有充分的了解和相对准确的判断，并据此确定工艺步骤和措施。化学镀镍金/镍钯金缺陷与产品本身的结构功能有直接关系，在新产品设计和工程评估阶段，应分析相应缺陷产生的原因，综合考虑这些影响因素。
2. 晶圆材料、钝化层及表面结构
半导体晶圆上的化学镍金/镍钯金工艺属于湿法工艺，整个过程中晶圆会浸泡在既含有强酸又含有强碱的化学溶液中，同时化学镍槽的反应温度通常也接近90℃。相较于其他封装后工序，工艺条件更为严苛，晶圆生产过程中任何在其他封装工序中可以忽略的细微差异或缺陷，如（空洞）、微裂纹等（微裂纹）等，在经过化学湿镀工艺后都会显现出来。
晶圆化学镀的基本原理是仅在I/O金属焊盘上或者指定的区域内沉积所需的化学镀层，而其他区域则保持原样，不发生金属层的沉积，也不会受到化学溶液的侵蚀而改变成分和形貌。
2.1 晶圆材料要求
2.1.1 硅基晶圆
目前晶圆的材料主要以硅基为主，表面有氧化层或其他钝化层。硅材料的硬度和热稳定性相对较高，可以采用化学镀湿法工艺进行加工。裸露的硅表面可以沉积化学镍金，这取决于硅的晶格结构取向和表面粗糙度。通常晶圆厂生产的硅基晶圆表面都会覆盖一层氧化层，即SiO2，不同的产品要求和工艺对应不同的氧化层厚度，对于硅基晶圆上的氧化层，化学镀工艺要求覆盖除I/O金属焊盘以外的非化镀区域，包括晶圆表面一圈的背面和边缘。如果氧化层不够厚或没有完全覆盖，可能会在晶圆背面或边缘沉积化学镍金。例如在晶圆背面和其他非化镀区域大面积沉积镍金，势必会影响晶圆正常电镀位置的化学镍金沉积。 金沉积，而背面沉积的化学镍金层通常附着力较弱，会脱落随机落入镍液或金液中，造成槽液失控甚至报废，影响产品后续封装工艺，通常要求氧化层厚度最好在1um以上，图1为晶圆边缘沉积的镍金层，图2为后续封装过程中晶圆边缘镍金层脱落。
对于已经减薄、有背金或者有激光打标的晶圆，必须采取保护措施，防止此类区域有镍和金沉积，保护材料的种类和保护方式的选择取决于材料和表面形貌，特别是背面有金属层的硅基晶圆，必须综合考虑金属层成分和粗糙度的影响，如果金属层中含有Ag，会对某些保护材料产生一定的排斥作用。
2.1.2 其他材质晶圆
除了占比较大的硅基晶圆外，一些其他具有特殊性能的晶圆材料，也能够通过化学镀工艺在I/O金属焊盘上沉积一层镍金层。例如钽酸锂、铌砷化锂(LiO2)和GaAs(砷化镓)晶圆，都无需特殊保护，就能够用镍金溶液进行电镀。但此类产品通常正面无钝化层或者钝化层很薄(几纳米到几十纳米)。另外，该类材料硬而脆，晶体取向比较明显，受到外力撞击时容易产生应力而导致裂纹，这在薄晶圆上尤为明显。，化学镀过程中必须采取相应的防护措施，防止此类晶圆与治具直接碰撞。
其他晶圆材料如玻璃、AlN、SiC等具有较高的强度和短期抗酸碱腐蚀能力，通常在化学镀过程中不需要特殊的防护。
2.2 钝化层材料及覆盖范围
除少数特殊器件无钝化层外，绝大多数器件产品晶圆表面都有钝化保护层。钝化层种类大致可分为无机材料和有机材料，无机钝化保护层有：SiO2、Si3N4，有机材料钝化保护层如PI（聚酰亚胺）、BCB（）以及一些临时光刻胶材料。采用什么样的钝化层、钝化层厚度多少呢？要根据具体产品和工艺要求而定。无论何种材料，钝化层必须全覆盖、厚度均匀、无应力、无空洞、附着力好，化学镀过程中不得出现分层、脱落现象，钝化保护层覆盖在金属层边缘的宽度最好在4um以上。
2.2.1无机材料钝化层
无机钝化层多为SiO2、Si3N4，厚度达到1um以上即可满足化学镀镍金工艺要求。无机钝化层的缺陷之一是对晶圆边缘区域的覆盖不足，如图3所示。在钝化层对芯片边缘覆盖不够的地方，会沉积一层镍金，类似边缘凸缘。这层金属线的附着力通常较弱，会随机脱落，影响工艺控制和后续减薄。工艺流程如图4所示。
钝化层是沿着集成电路的形貌沉积的，对于某些器件，电路的拐角处容易出现空洞或裂纹，这些空洞或裂纹是由于沉积不足或应力引起的，如果缺陷集中在一点，就会造成针孔状的缺陷，化学镍金层沉积就会发生在这里，如图5、6、7所示。
如果此类缺陷连成一条线，就形成了裂纹，经过化学镀工艺后，裂纹处会沉积一层镍金层，形成金属线，这种金属线缺陷出现在晶圆表面的其他区域，与针孔缺陷类似，比较容易识别，此类缺陷位于I/O金属焊盘周围的凹槽内，不容易被识别。
如图8、图9所示，I/O金属焊盘周边凹槽内钝化层拐角处存在裂纹，经过化学镀后在裂纹处沉积一层镍金，形成金属线。化学镀检查时未发现，但在后续锡膏印刷及回流焊后，因高低温4变化而脱落，形成沿焊球边缘延伸的金属线。图10为缺陷位置的SEM切片横截面图，图2清晰地显示了裂纹位置在钝化层拐角处。
2.2.2 有机材料钝化层
有些器件为了增强电性能，会在无机钝化层之上增加一层有机钝化层。另外在后端封装中，日益应用的RDL(Ryzen Layer)工艺也会使用有机材料。有机材料的钝化层多由PI组成。有机材料钝化层制作工序涉及涂布、曝光、显影、烘烤、聚合等，其中容易产生的缺陷有：气泡、空洞、过蚀刻(Over )、厚度不均、残留物、附着力不足等。上述缺陷都是在化学镀液中浸渍、反应后形成的。
图11为表面有有机材料钝化层的晶圆，经过化学镀工艺后，I/O金属焊盘边缘出现黑点缺陷，这些黑点在SEM显微镜下表现为钝化层上的凸起，该现象如图12箭头所示位置所示。对该位置进一步切片分析可知，该位置的钝化层与下面的基板发生剥离，如图13箭头所示位置所示。
作为永久性有机钝化层，经高温烘烤固化，具有良好的耐酸、耐碱、耐高温性能。至于工艺过程中使用的光刻胶临时工艺胶，需在化学镀完成后进行固化，该类光刻胶通常耐酸不耐碱，使用前需对其与化学溶液及工艺参数的相容性进行必要的性能评估。
2.3 切割轨道形状要求
在化学镀湿法工艺中，所有露出金属的位置都会有化学镍金层沉积，除了需要化学镀的区域外，其他区域都需要覆盖钝化层。除了/O位置外，其他一些特殊位置也会露出金属，主要包括特定的测试位置和划片轨道。通常测试位置露出的金属对后续的封装测试没有影响，但是划片轨道上的金属焊盘经过镍金处理后，可能会对后续的切割工艺产生影响。半导体晶圆上的铝层的维氏硬度约为100HV，而化学镍金层的硬度为550HV，是铝层硬度的5倍以上。对于5um以下的化学镍金层，对后续的切割不会有太大影响。但是如果轨道上该层所占面积超过50%，且比较靠近芯片的保护环，就会有比较大的风险。
图14所示的切割轨道中，金属焊盘位于芯片的保护环附近，经过切割工艺后，金属焊盘存在的面积比较大，如图15所示。为减小此类问题的影响，在切割芯片时，应综合考虑切割轨道的宽度和金属层厚度，优化切割工艺参数，避免对芯片的功能区造成较大的损伤。
对于较厚的化学镍金层，在化学镀之前需对划片轨道上的金属进行保护，以避免后续切割出现困难。
3. I/O金属焊盘的组成、结构和厚度
半导体晶圆上的化学镀制程主要目的是在I/O金属焊盘上沉积一层镍金/镍钯金，以达到特定的封装要求，从技术角度来说属于表面处理的范畴，化学沉积发生在表面数微米的区域，表面处理与其他产品类似，但同时因为每个I/O金属焊盘连接不同的电路，具有不同的电气输入输出，所以表现出与一般产品不同的技术特征。
3.1 I/O金属焊盘的组成
半导体晶圆I/O金属焊盘的成分主要有铝基和铜基，铜基可以是PVD沉积铜和电镀铜，目前最常见的化学镀工艺是RDL工艺中的电镀铜。晶圆的成分相对复杂，有纯铝、铝铜、铝硅铜等，不同产品铜和硅的含量也不尽相同，常见的成分有AlCu(0-1%Si和0.25-2.5%Cu)；Al/Si(0.25-2.5%Cu)；Al/Si(1-2%)，在铝层中添加铜和硅是为了防止电迁移（）和铝层中硅的穿刺（尖峰）现象[18]。
根据电极电位理论，铜、铝属于难镀基材，通常在化学镀镍前通过预处理进行活化，铜基材通常采用钯活化工艺，而铝基材则采用锌置换法。如图所示，锌具有六方晶体结构，原子间距为0.27nm，但纯铝层中不同晶面的原子间距不同，A(111)晶面的原子间距为0.29nm，与锌的原子间距非常接近，容易发生置换反应。但是对于A(100)晶面，原子间距为0.40nm，与锌原子间距相差较大，很难发生置换反应，且分布随机，沉积Ni/Au层非常困难[19]。铜原子(0.255nm)和铝原子(0.286nm)的直径相近，同为金属元素。 在铝层中添加少量的铜，可以通过晶格畸变改变铝层中的A(100)晶面，铝层中铝原子的空位间隙距离使得铝和锌的置换变得容易，硅原子的直径为0.117nm，约为铝原子直径的一半，添加到铝层中后进入原子间间隙对铝原子间距影响不大，而且硅是非导体，其性能与金属铝相差较大，硅的加入会产生负面作用。
通过一些特定的前处理溶液和合适的工艺参数，可以在纯铝或者铝硅产品上得到比较理想的镍金沉积层。图17为一般化学镀方法沉积的镍金层，图18为特定溶液和工艺沉积的镍金层对比可知，前者表面粗糙，有缝隙，测试附着力较差；后者表面光亮均匀，通过附着力测试。不同晶圆厂的工艺控制水平差异较大，应优先考虑添加铜元素的铝层。
3.2 I/O金属焊盘的形貌、结构和厚度
I/O金属焊盘的金属成分除了对化学镀镍金层产生直接影响外，其结构、形貌和厚度的差异也会在最终产品上体现出来。化学镀后其形貌和结构特征会在产品上得到复制。来料晶圆的I/O金属焊盘形貌最直观的体现就是其晶粒大小和粗糙度。晶粒内部的反应活性较强，刻蚀速度较晶粒其他位置快，会形成许多小的凹坑。在这些晶粒边界的凹坑中，化学镀后容易形成镀层结核[20]。
一般的镍金镀层工艺要求I/O金属焊盘的铝层或铜层厚度大于1um，如果厚度小于1um，则有较大的风险，如果在铝层沉积过程中，某些位置形成了空洞等缺陷，在后续的封装测试过程中，该位置受到外力冲击，比如导线，就会导致此处出现NSOP和焊盘裂纹，如图19、图20所示。
如果铝层较薄，且不均匀，厚度不足0.8um，且存在空洞，化学镀后局部铝层会被蚀刻掉，镍金层的附着力会极差，后果是“致命的”。
3.3 I/O电位的影响
半导体芯片内部充满了电路互连（PN结和金属线），芯片内部不同的电路结构表现为外部I/O电极电位的差异，不同功能的芯片，不同功能的I/O电极，其电位也不同[21如图21所示，晶圆电镀工艺为湿法工艺，整个过程中晶圆会浸入化学溶液中，不同电位的I/O电极会通过溶液实现连接和导通，另外化学镀镍反应过程相对复杂，每个I/O电极上的化学镍金/化学镍钯金的沉积条件均不同。
对于I/O数量较少的简单器件，化学镀后检测电极之间的差异相对容易。对于I/O数量较多的器件，应逐个检测差异。
4。结论
华林科纳认为，在半导体I/O焊盘上沉积镍金/镍钯金的化学镀工艺所带来的问题和缺陷与来料晶圆有直接关系，在来料加工之前，应该对产品结构和功能有充分的了解，包括钝化层的类型和厚度，I/O焊盘的成分和结构，切割轨道上金属焊盘的尺寸以及是否被钝化层覆盖，对不同的I/O焊盘，基于这些因素的综合考虑和充分了解，一方面可以避免化学镀工艺带来的缺陷和问题，另一方面，类似的缺陷有助于查找问题的根本原因，可以为后续对问题产品的合理处置提供指导。