LDO电源电路，看这一篇就够了
本节分享LDO的基础知识，主要来源于Ti的文档《LDO基础》，原文档下载链接如下：
内容将回答这些问题：
1.当输入电压不满足目标输出电压差时，会发生什么情况？
2. 哪些因素决定电压？
3、芯片选定后，电压是固定的吗？和电压、电流有关系吗？
4、温度和直流电压对滤波电容有哪些影响？
5.如何选择LDO封装？
6. 如果LDO输出过流会发生什么情况？
7. 某个芯片的 PSRR 是固定的吗？它取决于哪些因素？
8、LDO输入输出之间并联的肖特基二极管有什么用？
压力下降
低压差稳压器 (LDO) 是一种简单的方法，用于调节来自较高电压输入的输出电压。在大多数情况下，低压差稳压器易于设计和使用。然而，当今的现代应用包括各种各样的模拟和数字系统，并且系统和操作条件将决定哪种 LDO 最适合相关电路，因此现在我们需要关注这些决定因素。
什么是压力降
压差VDO是指输入电压VIN必须高于所需输出电压VOUT(nom)才能实现正常的电压调节的最小电压差。
参见公式 1：
如果 VIN 低于该值，线性稳压器将在压差下工作，不再调节所需的输出电压。在这种情况下，输出电压 VOUT() 将等于 VIN 减去压差电压（公式 2）：
以稳压电压为 3.3V 的 LDO 为例：输出 200mA 时，最大压差规定为 175mV。只要输入电压为 3.475V 或更高，稳压过程就不会受到影响。但是，输入电压降至 3.375V 将导致 LDO 工作在压差状态并停止稳压，如图 1 所示。
虽然输出电压应调节至 3.3V，但无需留出余量电压来维持调节。因此，输出电压将开始跟随输入电压。
哪些因素决定压力降？
电压降主要由 LDO 架构决定。为了解释原因，让我们看看 P 通道金属氧化物半导体 (PMOS) 和 N 通道 MOS (NMOS) LDO，并比较它们的操作。
PMOS 低压差稳压器
图 2 显示了 PMOS LDO 架构。为了调节所需的输出电压，反馈环路控制漏源电阻 RDS。当 VIN 接近 VOUT(nom) 时，误差放大器会将栅极源电压 VGS 驱动得更负，以降低 RDS 并保持调节。
然而，在某一点，误差放大器输出将在接地时饱和，无法将 VGS 驱动得更负。RDS 已达到其最小值。将此 RDS 值乘以输出电流 IOUT 将得出压差电压。
请记住，随着 VGS 变得更负，可以实现更低的 RDS 值。通过增加输入电压，可以使 VGS 值变得更负。因此，PMOS 架构在较高输出电压下具有较低的压降。图 3 说明了这种行为。
如图3所示，压差随输入电压（也适用于输出电压）的增加而减小。这是因为VGS随输入电压的增加而负增加。
NMOS 低压差稳压器
反馈环路仍然控制 RDS，如图 4 中的 NMOS 架构所示。但是，当 VIN 接近 VOUT(nom) 时，误差放大器将增加 VGS 以降低 RDS 并保持调节。
在某一点，VGS 无法进一步增加，因为误差放大器输出将在电源电压 VIN 下达到饱和。此时，RDS 处于其最小值。将此值乘以输出电流 IOUT 可得出压差电压。
但这可能会有问题，因为误差放大器输出在 VIN 处饱和，并且当 VIN 接近 VOUT(nom) 时，VGS 会下降。这有助于防止极低压差。
偏置 LDO
许多 NMOS LDO 使用辅助电压轨，即偏置电压 VBIAS，如图 5 所示。
该电压轨用作误差放大器的正电压轨，允许其输出一直摆动至高于 VIN 的 VBIAS。此配置使 LDO 能够保持较高的 VGS，从而在低输出电压下实现超低压差。有时没有辅助电压轨，但在较低的输出电压下仍然需要低压差。在这种情况下，可以用内部电荷泵代替 VBIAS，如图 6 所示。
电荷泵将提升 VIN，以便误差放大器在没有外部 VBIAS 轨的情况下仍能产生更大的 VGS 值。
其他因素
除了架构之外，电压降还受到其他一些因素的影响，如表1所示。
显然，压降不是一个静态值。虽然这些因素使LDO的选择更加复杂，但它们也可以帮助您根据具体情况选择最合适的LDO。
LDO电容选择
为了使 LDO 正常工作，它需要一个输出电容。在实际应用中使用 LDO 时，如何选择合适的输出电容是一个常见问题。因此，让我们探讨一下选择输出电容时需要考虑的各种事项及其对 LDO 的影响。
什么是电容器
电容器是用于存储电荷的设备，由一对或多对导体组成，这些导体之间由绝缘体隔开。电容器通常由铝、钽或陶瓷等材料制成。由各种材料制成的电容器在系统中使用时都有各自的优点和缺点，如表 1 所示。
陶瓷电容器通常是理想的选择，因为它们的电容变化最小并且成本相对较低。
什么是电容？
电容器是储存电荷的设备，电容是指储存电荷的能力。理想情况下，电容器上标记的值应与其提供的电容量完全相同。但我们所处的情况并不理想，您不能只看电容器上标记的值。稍后您会发现电容器可能只有其额定值的 10%。这可能是由于直流电压偏置导致的降额、温度变化导致的降额或制造商公差造成的。
直流电压降额
鉴于电容器的动态特性（以非线性方式存储和耗散电荷），即使不施加外部电场，也可能发生某种极化；这被称为“自发极化”。自发极化是由材料的非活性电场引起的，该电场提供了电容器的初始电容。向电容器施加外部直流电压会产生一个电场，该电场会反转初始极化，然后将剩余的活性偶极子“锁定”或极化到位。极化与电介质内电场的方向有关。
如图 1 所示，锁定偶极子对交流电压瞬变没有响应；因此，有效电容低于施加直流电压之前。
图 2 显示了对电容器施加电压的影响以及由此产生的电容。请注意，外壳尺寸越大，电容损失越少；这是因为外壳尺寸越大，导体之间的介电质越多，这会降低电场强度并减少锁定偶极子的数量。
温度降额
与所有电子设备一样，电容器的额定温度高于其额定性能。这种温度降额通常会导致电容器的电容值低于电容器上标示的值。表 2 是电容器温度系数额定值的解码表。
大多数 LDO 的结温范围通常为 -40°C 至 125°C。根据此温度范围，X5R 或 X7R 电容器是理想选择。
如图3所示，温度对电容的影响比直流偏置降额引起的影响小得多，直流偏置降额可以使电容值降低90%。
实际应用
常见的 LDO 应用可能是从 3.6V 电池获取输入电压并将其降压以给微控制器供电 (1.8V)。在此示例中，我们使用 0603 封装中的 10µF X7R 陶瓷电容器。0603 封装指的是电容器的尺寸：0.06 英寸 x 0.03 英寸。
让我们确定此应用中上述电容器的实际电容：
a.直流偏置降额：由厂家提供的电容器直流偏置特性图（图2）可知，当直流偏置电压为1.8V时，电容值为7µF。
b. 温度降额：以X7R规格为例，若将此电容应用于环境温度125°C下，电容值将再下降15%，新的电容值为5.5µF。
c. 制造商公差：考虑到制造商公差±20%，最终电容值为3.5µF。
可以看出，当电容器在上述条件下使用时，10µF 电容器的实际电容值为 3.5µF。电容值已下降到标称值的 65% 左右。显然，上述所有条件并不适用于每种应用，但在实际应用中使用电容器时，了解电容值范围非常重要。
尽管 LDO 和电容器乍一看似乎很简单，但还有其他因素决定了 LDO 正常运行所需的有效电容。
热性能
低压差稳压器 (LDO) 的本质是通过将过剩功率转换为热量来实现电压调节，这使得该集成电路非常适合低功耗或 VIN 和 VOUT 之间的差异较小的应用。考虑到这一点，选择合适的封装中的正确 LDO 对于最大限度地提高应用性能至关重要。这对设计人员来说很棘手，因为最小的可用封装并不总是能满足所需应用的要求。
选择 LDO 时要考虑的最重要的特性之一是其热阻 (RθJA)。RθJA 表示 LDO 在采用特定封装时散热的效率。RθJA 值越大，表示封装散热效率越低，而值越小，则表示器件散热效率越高。
一般情况下，封装尺寸越小，RθJA值越大。
例如，不同的封装具有不同的热阻值：小外形晶体管 (SOT)-23 (2.9mm x 1.6mm) 封装的热阻为 205.9°C/W，而 SOT-223 (6.5mm x 3.5mm) 封装的热阻为 53.1°C/W。这意味着每耗散 1W 功率，温度就会上升 205.9°C 或 53.1°C。这些值可以在器件数据表的热信息部分找到，如表 1 所示。
您选择了正确的套餐吗？
LDO 的建议工作结温在 -40°C 至 125°C 之间；同样，这些值可以在器件数据表中找到，如表 2 所示。
这些推荐温度表明器件将按照数据表中“电气特性”表的描述运行。公式 1 可用于确定哪种封装将在适当的温度下运行。
其中TJ是结温，TA是环境温度，RθJA是热阻（取自数据表），PD是功率耗散，是地电流（取自数据表）。
下面是一个简单的示例，使用 5.5V 稳压器将电压降至 3V，输出电流为 250mA，采用 SOT-23 和 SOT-223 封装。
热关断
该器件的结温为 154.72°C，不仅超过了建议的温度规格，而且非常接近热关断温度。关断温度通常为 160°C；这意味着当器件结温高于 160°C 时，器件内部热保护电路就会激活。该热保护电路会禁用输出电路，使器件温度下降，防止器件因过热而损坏。
当器件结温降至约 140°C 时，热保护电路被禁用，输出电路重新启用。如果环境温度和/或功耗没有降低，器件可能会因热保护电路而反复开启和关闭。如果环境温度和/或功耗没有降低，则必须更改设计以获得适当的性能。
一个明显的设计解决方案是使用更大的封装尺寸，因为设备需要在建议的温度下运行。以下是一些有助于减少热量的技巧和窍门。
增加接地平面、VIN 和 VOUT 接触平面的尺寸
随着功率的消散，热量会通过导热垫从 LDO 中散发出去；因此，增加印刷电路板 (PCB) 中输入、输出和接地平面的尺寸将降低热阻。
如图 1 所示，接地层通常尽可能大，覆盖 PCB 上未被其他电路走线占用的大部分区域。这种尺寸原则是由于许多元件会产生返回电流，需要确保这些元件具有相同的参考电压。最后，接触层有助于避免可能损害系统的电压下降。较大的接触层还有助于改善散热并最大限度地减少走线电阻。增加铜走线的尺寸并扩大散热界面可以显著提高传导冷却的效率。
在设计多层 PCB 时，通常最好有一个单独的电路板层，其中包含覆盖整个电路板的接地平面。这有助于将任何组件连接到地，而无需额外的布线。组件引脚通过电路板上的孔直接连接到包含接地平面的电路板层。
串联电阻共享功率耗散
可以在输入电压侧串联电阻，以分担部分功率耗散；图 3 显示了一个示例。该技术的目标是使用电阻将输入电压降低到尽可能低的水平。
由于 LDO 需要处于饱和状态才能正确调节，因此可以通过将所需输出电压与压降相加来获得最小输入电压。公式 2 显示了如何计算 LDO 的这两个属性：
使用示例中的条件（输出 250mA 电流，调节 5.5V 至 3V），可以使用公式 3 计算电阻的最大值以及该电阻消耗的最大功率：
选择适合您应用的电阻器，确保不超过其“功率耗散额定值”。此额定值表示电阻器可以将多少瓦的功率转换为热量而不会损坏自身。因此，如果 VIN = 5.5V、VOUT = 3V、= 0.15V（来自数据表）、IOUT = 250mA 和 = 0.95mA（来自数据表），则：
当前限制
在某些外部条件和情况下，LDO 可能会出现意外的高电流消耗。如果这种高电流传输到正在供电的其他电子系统，则可能会损坏大多数电子系统以及主机电源管理电路。选择具有电流限制和内部短路保护功能的 LDO 将有助于防止这种不良影响，并在设计整体电源管理模块时提供额外的保护。
什么是限流功能以及它如何工作？
LDO 中的电流限制定义为对所施加电流设定上限。与恒流源不同，LDO 可按需输出电流，同时控制所调节的总功率。
电流限制是通过控制 LDO 内输出级晶体管的内部电路实现的，见图 1。这是一个典型的 LDO 电流限制电路，通常被称为“砖墙”电流限制，因为它在达到限制时会突然停止输出电流。在这个内部电路中，LDO 测量反馈的输出电压，并同时测量输出电流相对于内部参考 (IREF) 的缩放图像。
砖墙式限流
在砖墙式限流中，定义了一个电流上限，LDO 逐渐增加电源电流，直到达到电流限值。一旦超过电流限值，输出电压就不再受调节，而由负载电路的电阻 (RLOAD) 和输出电流限值 () 决定（公式 1）：
只要热阻 (θJA) 允许正常功耗，且结温在可接受范围内 (TJ < 125°C)，传输晶体管就会继续执行此操作并耗散功率。当 VOUT 过低并达到温度上限时，热关断功能会关闭器件，保护器件免受永久性损坏。一旦器件冷却下来，它就会重新打开并继续调节。这在发生短路时尤其重要，因为 LDO 将继续将 VOUT 调节至 0V。
例如，TI 的 FET 可以在很宽的电压范围内限制大电流输出。图 2 显示了 30V 输入下电流限制功能的行为示例。可以看出，一旦超过电流限制，LDO 将继续以限制值输出电流，但不再将 VOUT 调节至 3.3V。一旦超过 105mA 的热限制，就会激活热关断功能。
此电流限制功能有助于为镍镉和镍氢单节电池充电，因为这两种电池都需要恒定电流供应。电池电压会随着电池充电而变化，而 LDO 有助于将恒定电流保持在极限值 (I)。
防止反向电流
在大多数低压差稳压器 (LDO) 中，电流会以特定方向流动，如果方向错误，则会导致严重问题！反向电流是从 VOUT 流向 VIN 而不是从 VIN 流向 VOUT 的电流。这种电流通常流过 LDO 的体二极管，而不是流过正常的传导通道，可能会导致长期可靠性问题，甚至损坏设备。
LDO 由三个主要组件组成（见图 1）：带隙基准、误差放大器和传输场效应晶体管 (FET)。在典型应用中，传输场效应晶体管 (FET) 像任何标准场效应晶体管 (FET) 一样在源极和漏极之间传导电流。用于创建场效应晶体管 (FET) 主体的掺杂区（称为块体）连接到源极；这减少了阈值电压的变化量。
将体极连接到源极的一个缺点是，FET 中会形成寄生体二极管，如图 2 所示。该寄生二极管称为体二极管。在这种配置中，当输出超过输入电压与寄生二极管的 VFB 之和时，体二极管会导通。流过该二极管的反向电流会导致器件温度升高、电迁移或闩锁，从而损坏器件。
设计 LDO 时，考虑反向电流及其预防方法非常重要。有四种方法可以预防反向电流：两种在应用层面实施，两种在集成电路 (IC) 设计期间实施。
使用肖特基二极管
如图 3 所示，在输出和输入之间使用肖特基二极管可防止 LDO 中的体二极管在输出电压超过输入电压时导通。您必须使用肖特基二极管，它的正向电压低于传统二极管，而传统二极管的正向电压要高得多。在正常工作时，肖特基二极管是反向偏置的，不传导任何电流。这种方法的另一个优点是，在输出和输入之间放置肖特基二极管不会增加 LDO 的压差。
在 LDO 之前使用二极管
这种方法如图 4 所示，在 LDO 之前使用二极管来防止电流回流到电源。这是一种防止反向电流流动的有效方法，但它也增加了防止 LDO 出现电压降所需的必要输入电压。在反向电流条件下，放置在 LDO 输入端的二极管会变成反向偏置，不允许任何电流流动。这种方法与下一种方法类似。
添加额外的 FET
为阻止反向电流而设计的 LDO 通常会添加一个额外的 FET 来帮助防止反向电流。如图 5 所示，两个 FET 的源极背对背放置，因此体二极管彼此面对。现在，当检测到反向电流情况时，其中一个晶体管将关闭，电流将无法流过背对背二极管。
这种方法的最大缺点之一是，使用这种架构时，压差电压基本上会加倍。为了降低压差电压，需要增加金属氧化物半导体场效应晶体管 () 的尺寸，从而增加整体解决方案的尺寸。汽车应用中使用的 LDO（例如 TI 的 -Q1）使用这种方法来防止反向电流。
电源抑制比
低压差稳压器 (LDO) 最受欢迎的优点之一是其能够衰减开关电源产生的电压纹波。这对于数据转换器、锁相环 (PLL) 和时钟等信号调节设备尤其重要，因为嘈杂的电源电压会影响这些设备的性能。电源抑制比 (PSRR) 仍然经常被误认为是一个单一的静态值，所以让我们讨论一下 PSRR 是什么以及哪些因素会影响它。
什么是PSRR？
PSRR 是许多 LDO 数据手册中列出的常见规格。它指定从 LDO 输入到输出，特定频率的交流分量衰减了多少。公式 1 将 PSRR 表示为：
公式 1 表明，衰减越高，PSRR 值（以分贝为单位）越高。（有些供应商使用负号来表示衰减，但大多数供应商（包括 TI）不这样做。）
在数据手册的电气特性表中，您经常可以找到在 120Hz 或 1kHz 时指定的 PSRR。但是，仅使用此参数可能无法确定给定的 LDO 是否满足特定的滤波要求。下面，我们将解释原因。
适合应用的 PSRR
图 1 显示了将 12V 电压轨调节至 4.3V 的 DC/DC 转换器。连接到背面的是一个高 PSRR LDO，用于调节 3.3V 电压轨。由于切换，4.3V 电压轨上的纹波为 ±50mV。LDO 的 PSRR 将决定输出端剩余的纹波量。
要确定衰减程度，首先必须了解纹波发生的频率。我们假设此示例的频率为 1MHz，因为这正好位于常见开关频率范围的中间。您可以看到，在 120Hz 或 1kHz 指定的 PSRR 值对此分析毫无帮助。相反，您必须参考图 2 中的 PSRR 图。
在以下条件下，1MHz 时的 PSRR 指定为 45dB。
输出电流 = 150mA
输入电压 - 输出电压 = 1V
C输出=1μF
假设这些条件与具体应用一致。在这种情况下，45dB 对应于 178 的衰减系数。可以预期输入端的 ±50mV 纹波将降低至输出端的 ±281μV。
更改条件
但是，假设您改变条件并决定将 VIN - VOUT 降低至 250mV 以实现更高效的调节。那么您可以参考图 3 中的曲线。
可以看出，在其他所有条件不变的情况下，1MHz 时的 PSRR 会降低至 23dB，即降低 14 倍。这是因为互补金属氧化物半导体 (CMOS) 通路元件进入三极管（或线性）区域，即当 VIN -VOUT 的值接近压差时，PSRR 开始降低。（请记住，压差是输出电流等因素的函数。因此，较低的输出电流会降低压差，从而有助于改善 PSRR。）
改变输出电容的电容值也会产生影响，如图4所示。
当将输出电容值从 1μF 增加到 10μF 时，即使 VIN - VOUT 值保持在 250mV，1MHz 时的 PSRR 也会增加到 42dB。曲线中的高频峰值已向左移动。这是由于输出电容的阻抗特性造成的。通过适当调整输出电容值，可以调整或增加衰减以匹配特定的开关噪声频率。
调整所有参数
通过单独调整 VIN - VOUT 和输出电容，可以针对特定应用改善 PSRR。然而，影响 PSRR 的因素不止这两个。表 1 总结了影响 PSRR 的众多因素。
结尾
电路图集
|||||||||||||
入门
|||||||
成分
||||||||||||
加入社区
欢迎加入【硬件工程师交流群】，一起探讨技术话题。