电磁兼容设计中无法忽视的高频效应
概括
电磁兼容问题经常发生在高频条件下，除个别问题（电压下降和瞬间中断等）外，因此电磁兼容设计必须用高频思维。总之，要注意器件和电路在高频条件下的特性。高频条件下的特性与常频条件下的特性是不一样的，如果还按照普通工程思维去判断分析，就会陷入设计误区。
关键词：高频电容器、电感器、电缆、元件和电路、高频条件下的特性
一个电容器
在中低频或直流情况下，电容器为储能元件，仅表现出电容器的特性，但在高频情况下，它就不仅仅是一个电容器了，它具有理想电容器的特性，有漏电流（高频等效电路中用R表示）、引线电感，以及在电压脉冲波动的情况下会引起发热的ESR（等效串联电阻），如图所示：
分析这张图片可以帮助我们设计师提出很多有用的设计想法。
首先按照常规的思维，Z=1/(2πfC)，Z为电容的容抗。应该是频率越高容抗越小滤波效果越好，也就是杂波频率越高越容易被泄放出去。然而事实并非如此，由于引线电感的存在，一个电容只有当公式1/2πfc=2πf L成立时，整体阻抗最小，滤波效果最好，频率高或者低都会使滤波效果下降。由此我们就可以分析出为什么在IC的VCC端要加两个电容，一个电解电容，一个陶瓷电容，电容值一般相差100倍以上，以增加电容的滤波带宽的结论。
解决方案：
使用BDL滤波器替代原来的多个普通去耦电容。
BDL是新一代电容，在高频下，BDL专利的内部结构大大降低了高频寄生效应，在高频下，由于其平衡的内部结构，具有更佳的滤波和去耦效果。
要了解BDL的平衡特性，首先要了解它的物理结构。从图中我们可以看出：
1. 标准旁路电容器由交替连接到 A 极和 B 极的平行电极板组成。
2、BDL增加了两个平行的参考电极G1、G2，它们平行印刷在A、B电极之间，组成法拉第屏蔽笼或者同轴线结构，达到平衡并降低自身的ESL。
此专利结构给我们带来的是，BDL比普通电容拥有更宽的滤波带，原本需要多个普通电容才能实现的滤波带，现在只需一个BDL滤波器就能解决，而且与类似结构的通孔电容相比，不受流量的限制。
第二电感
电感与电容是有些相反的器件，一个是“低阻高阻抗”；一个是“高阻低阻抗”。如果我们暂时忽略分布电容，电感的阻抗主要由两部分组成：一部分是电阻分量（R），另一部分是感抗分量（fL），即：
Z=2πfL
电阻分量来自于绕在电感上的导线的电阻和磁芯的损耗。作为用于抑制电磁干扰的电感，希望电阻分量尽可能的大。这是因为电阻能把干扰能量转化成热量消耗掉，而感抗只是把干扰能量反射回信号源而已。
虽然电感器的阻抗形式上随着频率的增加而增大，但是其特性在不同频率范围内却完全不同。
1、频率很低时：磁芯的磁导率较高，电感器的电感量很大，电感器的电阻分量很小，阻抗主要为感抗。是一种损耗低，Q值特性高的电感器。
2、频率较高时：随着频率的升高，磁芯的磁导率下降，导致电感器的电感量下降，感抗分量也减小。但此时磁芯的损耗增大，电阻分量增大，阻抗变为电阻分量占主导地位。因此，当高频信号通过铁氧体时，电磁能量会以热量的形式耗散掉。
解决方案：
无论是共模电感还是差模电感，磁芯的材料都是选择的关键。当用作差模电感磁芯时，磁芯材料的饱和特性是最重要的，而当用作共模电感磁芯时，磁芯材料的磁导率往往是人们更为关注的。
差模电感磁芯一般有两种材质：一种是铁粉芯，一种是铁镍钼磁芯。铁粉芯价格便宜，但在400Hz电流条件下使用可能会引起过热。这两种材质最大的优点是不易饱和。但磁导率较低。
共模电感的磁芯所用的材料主要是铁氧体材料，常用的有锰锌铁氧体和镍锌铁氧体。锰锌铁氧体的直流磁导率虽然比较高，但是随着频率的升高会很快下降；另外由于这种磁性材料的导电性较好，会在绕组与磁芯之间产生很大的分布电容，所以只适合用于低频场合。镍锌铁氧体的直流磁导率比较低，但是在较高的频率下还能保持较好的磁导率。另外这种磁性材料的电阻比较大，适合用于高频场合。
三线和 PCB 布线
PCB布线的高频等效特性（如图所示）表明，无论高频还是低频，布线电阻都是客观存在的，而对于布线电感，则只能在较高频率下才能看到。此外，还有分布电容。但是，当导线附近没有导体时，这个分布电容就毫无用处，就像女人没有男人就不能生孩子一样。这是需要两个导体才能发挥的功能。因此，我们应该重点关注电缆或PCB布线引起的共模噪声。
共模辐射是由电路中不需要的电压降引起的。该电压降导致系统的某些部分处于高电位共模电压。当外部电缆连接到系统时，外部电缆会受到共模电压的激励，形成辐射电场的天线。
因此在设备设计时，必须考虑外部电缆的滤波以及内部线束的布置和排列。
解决方案：
1.控制电缆长度
在满足使用要求的前提下，尽量使用短电缆。但电缆长度往往受限于设备间的连接距离，不能随意缩短。而且当电缆长度不能缩短到波长的1/2以下时，缩短电缆长度的效果并不明显。
电缆之间的距离不宜太近，否则由于导线分布电容的存在，信号电缆之间会产生串扰。当然信号线与地线的耦合也应该更近一些，这样信号线上的波动干扰才容易泄放到地线上。
2.降低共模电压
降低共模电压的目的是为了减小共模电流，当共模环路阻抗一定时，降低共模电压可以减小共模电流。
（1）在电缆接口处设置干净的地线：干净的地线没有噪声电压，将电缆连接到此地线可以有效降低共模电压。通常将干净的地线连接到金属机箱上，可以进一步降低共模电压。
（2）强干扰电路应远离I/O端口：高速数字脉冲电路、振荡电路、时钟电路等在工作过程中会产生强干扰，这些电路应尽可能远离I/O接口电路，防止干扰耦合到I/O电缆上。
（3）屏蔽内部电缆：当内部电缆较长时，比较容易感应出较高的共模电压，这种情况下可以对内部电缆进行屏蔽，且屏蔽层与金属底盘之间需采用低阻抗连接。
3.增加共模电流环路阻抗
（1）将电路板与底盘断开（仅对低频段有效）；
（2）在电缆上或接口处串联共模电感：共模电感可以对共模电流形成较大的阻抗，但对差模信号没有影响，因此使用起来非常简单，不必考虑信号失真的问题。另外，共模电感不需要接地，直接加在电缆上即可。
4.共模滤波
解决电缆辐射的另一种有效方法是对电缆进行共模滤波。共模滤波的原理是利用低通滤波，滤除电缆上的高频共模电流成分。这些高频电流是造成电缆辐射问题的主要原因。
5.屏蔽电缆
1、屏蔽层直接阻挡电缆中差模信号回路的差模辐射；
2、提供共模电流返回共模噪声源的路径，减小共模电流的环路面积。
用屏蔽电缆控制共模辐射的关键是要为共模电流提供一条低阻抗的路径，使共模电流通过屏蔽层流回共模电压源。电缆屏蔽层提供的共模电流路径的阻抗由两部分组成：一部分是屏蔽层本身的阻抗；另一部分是电缆屏蔽层与金属机箱的重叠阻抗。因此，要形成低阻抗路径，不仅电缆屏蔽层本身的质量要好（低RF阻抗），而且电缆屏蔽层与金属机箱的重叠阻抗也要尽可能低。保证电缆屏蔽层与机箱低阻抗重叠的方法是将屏蔽层与机箱在360°范围内连接。也就是说，电缆屏蔽层与金属机箱形成了一个完整的屏蔽体，与机箱是否接地无关。
综上所述，本文针对电路设计中一些不可忽视的高频影响进行了探讨，同时也提出了一些有效的解决方法，希望能为大家在后续的产品设计中提供帮助。